Aldec

Aldec是一家美国电子设计自动化公司，其产品支持数字硬件的创建、仿真、验证、仿真和原型设计。公司由Stanley M. Hyduke博士于1984年创立，最初提供用于基于原理图的数字设计的门级仿真软件，随后随着FPGA和ASIC工程实践的发展，转向以图形化和硬件描述语言为中心的开发。 Aldec的产品组合以硬件工程师使用的工具为中心，而非通用软件用户。Active-HDL是一个集成的FPGA开发环境，结合了原理图和文本设计输入、混合语言HDL仿真、调试以及与综合和实现工具的连接。Riviera-PRO定位用于要求更高的ASIC和大型FPGA验证工作，具备基于断言的验证、功能覆盖率、验证方法学和硬件加速等功能。其他软件产品涉及代码规则检查和linting、时钟域交叉分析、需求可追溯性和可重用知识产权验证。 公司还提供硬件导向的解决方案。其HES系列已用于仿真加速、仿真、硬件/软件协同仿真和ASIC原型设计。TySOM系列包括基于SoC FPGA技术的嵌入式开发板和相关的扩展产品。Aldec还提供用于抗辐射FPGA原型设计和DO-254导向的FPGA验证的专用系统，反映了在嵌入式、工业、航空航天和其他安全或可靠性敏感的工程环境中的应用。 Aldec的历史记录了数字设计方法论的几个重要变化。其早期仿真器产品与原理图输入工具相关，而Active-CAD在1990年代初引入了基于Windows的设计和仿真套件。公司与Xilinx的合作导致Active-CAD在Foundation名称下进行特定供应商的分发。后来引入Active-VHDL，随后支持Verilog并采用Active-HDL名称，标志着向基于HDL的设计的更广泛转变。在2000年代和2010年代，Aldec扩展到跨平台仿真、基于断言的验证、linting、需求管理、仿真、SoC/ASIC原型设计和嵌入式开发。 Aldec还通过包括Accellera和IEEE标准协会在内的组织参与行业标准化活动。其工具支持与VHDL、SystemVerilog、SystemC、OpenVera、PSL、OVM、UVM和VMM相关的标准和方法学。公司已为集成到其他EDA产品中提供仿真技术，并为FPGA生态系统生产了特定供应商或捆绑版本的工具，包括与Lattice相关的产品。Aldec仍然是一家私营专业供应商，服务于FPGA、ASIC、嵌入式系统和数字验证工程市场。

Aldec由Stanley M. Hyduke博士于1984年创立。其首款产品SUSIE于1985年发布，是一款MS-DOS门级仿真器。早期版本与原理图输入产品（包括与OrCAD相关的工具）一起使用。随着基于图形的Windows工程变得越来越重要，Aldec将其仿真器移植到Windows，并增加了原理图输入和设计管理功能。由此产生的Active-CAD套件于1992年发布。一个显著的特点是能够将原理图更改直接传输到仿真中，使工程师能够以更少的手动干预测试修改后的数字逻辑。一些低端版本曾以Susie-CAD名称销售。 1996年，Aldec与Xilinx达成协议，允许Active-CAD的Xilinx特定版本以Foundation品牌分发。随后，公司更果断地从网表和原理图中心设计转向硬件描述语言。Active-VHDL于1997年出现。在添加Verilog支持后，产品更名为Active-HDL，成为Aldec的主要集成FPGA设计环境。 2000年，Aldec发布了一款在Windows、Solaris和Linux上运行的高性能HDL仿真器。第二年，它通过HES（硬件嵌入式仿真）平台将硬件添加到其产品组合中。HES旨在加速HDL仿真并支持增量原型设计。Riviera-PRO于2003年推出，作为面向复杂FPGA和ASIC设计的高端仿真器。其验证能力包括使用OpenVera、PSL和SystemVerilog的基于断言的方法。2004年增加了SystemC和额外的SystemVerilog支持，2005年增加了MATLAB和Simulink接口。2006年，Riviera-PRO支持与Synplicity相关的开放IP加密计划。 在接下来的十年中，Aldec扩展了其验证分析工具。2007年，它发布了一款先进的可配置lint工具，以响应Verilog用户的需求。ALINT是一款基于日本STARC联盟相关规则的设计规则检查器，于2008年推出。2010年增加了对VHDL IEEE 1076-2008的支持。公司还在2011年报告支持UVM 1.0、OVM 2.1.2和VMM 1.1.1a，以及4 MHz设计仿真器。2012年，HES-7标志着进一步进入SoC和ASIC原型设计，Aldec联合启动了与OSVVM和VHDL验证相关的工作。 产品组合通过Spec-TRACER扩展到仿真和linting之外，该产品于2013年发布，用于FPGA和ASIC项目中的需求捕获、管理、可追溯性和报告。ALINT-PRO于2015年推出，结合了linting和时钟域交叉验证。2016年，Aldec推出了使用Xilinx Zynq-7000 SoC FPGA技术的TySOM系列嵌入式开发板和FMC子卡。公司后来在2020年报告支持VHDL IEEE 1076-2019。 Aldec的硬件产品包括HES-7 ASIC原型设计系统、使用Microsemi RTAX和RTSX器件的抗辐射FPGA原型设计解决方案，以及用于航空航天领域FPGA验证的DO-254合规测试系统。其TySOM产品面向嵌入式开发场景，如物联网系统、高级驾驶辅助系统和工业机器视觉。Aldec还提供了用于集成到其他EDA产品中的HDL仿真引擎，并提供了特定供应商的版本或捆绑包，包括与Lattice相关的FPGA导向版本。公司通过Accellera和IEEE标准协会参与标准工作，特别是在涉及VHDL和SystemVerilog的领域。Aldec总部位于内华达州亨德森，并且仍然是私营企业。

• 2020

  报告VHDL-2019支持

  [1]Aldecen.wikipedia.org

  Aldec工具增加了对IEEE 1076-2019的支持。

• 2016

  TySOM产品线推出

  [1]Aldecen.wikipedia.org

  Aldec推出基于SoC FPGA技术的嵌入式开发硬件。

• 2013

  Spec-TRACER发布

  [1]Aldecen.wikipedia.org

  Aldec为FPGA和ASIC项目增加了需求生命周期管理和可追溯性。

• 2012

  HES-7进入ASIC原型设计

  [1]Aldecen.wikipedia.org

  HES-7产品扩展了Aldec基于硬件的SoC和ASIC原型设计能力。

• 2008

  ALINT发布

  [1]Aldecen.wikipedia.org

  Aldec推出可配置的设计规则检查和linting。

• 2003

  Riviera-PRO发布

  [1]Aldecen.wikipedia.org

  Aldec推出高端HDL仿真和验证环境。

• 2001

  HES平台增加

  [1]Aldecen.wikipedia.org

  Aldec进入硬件辅助仿真和原型设计领域。

• 1997

  Active-VHDL发布

  [1]Aldecen.wikipedia.org

  公司推出了一款以HDL为中心的产品，在添加Verilog支持后成为Active-HDL。

• 1992

  Active-CAD推出

  [1]Aldecen.wikipedia.org

  基于Windows的套件结合了原理图输入、设计管理和仿真。

• 1985

  SUSIE仿真器发布

  [1]Aldecen.wikipedia.org

  Aldec推出其首款产品，一款MS-DOS门级仿真器。

• 1984

  Aldec成立

  [1]Aldecen.wikipedia.org

  Stanley M. Hyduke博士创立Aldec，作为一家电子设计自动化公司。

面向FPGA、ASIC、嵌入式系统和数字硬件设计验证工作流程的专业电子设计自动化提供商。

• FPGA设计和仿真环境 · 1997

  Active-HDL

  Active-HDL是Aldec的集成FPGA开发环境。它结合了基于文本和图形的设计输入，以及HDL仿真、调试、项目管理和与综合及实现工具的链接。该环境支持涉及VHDL、Verilog、EDIF、SystemC和SystemVerilog的混合语言项目，以及使用OpenVera、PSL和SystemVerilog断言等语言和方法学的基于断言的验证。还提供了特定供应商的版本。

• HDL仿真和验证软件 · 2003

  Riviera-PRO

  Riviera-PRO是Aldec面向ASIC和大型FPGA项目的高端HDL仿真器。它通过高级验证功能扩展了核心仿真，包括断言、功能覆盖率、linting以及对OVM和UVM等验证方法学的支持。该产品可用于Windows和Linux环境，适用于需要广泛语言和验证方法学支持的复杂数字设计。

• 硬件辅助仿真和仿真

  HES-DVM

  HES-DVM是一种硬件辅助验证解决方案，旨在加速HDL仿真、支持全设计仿真并实现硬件/软件协同仿真。它适用于嵌入式系统和数字硬件项目，在这些项目中，纯软件仿真可能无法提供足够的速度或容量。

• Linting和时钟域交叉验证 · 2015

  ALINT-PRO

  ALINT-PRO提供了一个用于设计规则检查、HDL linting和时钟域交叉分析的框架。它可以检查Verilog、VHDL和SystemVerilog源代码，并在整个设计层次结构中执行检查。其可配置的规则集和API旨在支持跨多种FPGA实现技术的预定义和组织特定的验证实践。

• 需求生命周期管理 · 2013

  Spec-TRACER

  Spec-TRACER是一款针对FPGA和ASIC开发定制的需求生命周期管理应用程序。它支持需求捕获、组织、分析、可追溯性和报告，旨在将需求工作与HDL设计和仿真工作流程连接起来。

• 基于FPGA的ASIC原型设计系统 · 2012

  HES-7

  HES-7是一款高容量基于FPGA的ASIC原型设计平台。基于Xilinx Virtex-7技术，旨在让工程师在硬件中测试和原型设计大型ASIC设计，支持源材料中描述为高达2400万ASIC门的设计。

• 嵌入式SoC FPGA开发硬件 · 2016

  TySOM

  TySOM是基于Xilinx Zynq-7000 SoC FPGA技术的嵌入式开发板和FMC子卡系列。该平台面向嵌入式应用，包括物联网、高级驾驶辅助系统和工业机器视觉。

• FPGA合规和验证系统

  DO-254合规测试系统

  DO-254合规测试系统是一种专门的验证解决方案，旨在支持DO-254/ED-80航空航天硬件指南下的FPGA合规工作。它使用硬件内仿真，并可重用仿真测试平台和覆盖率信息，将RTL验证与目标设备测试和需求可追溯性联系起来。

• 2016

  扩展到嵌入式SoC FPGA开发战略

  背景

  可编程SoC平台的增长为超越传统FPGA设计工具的开发硬件创造了机会。

  采取的行动

  Aldec推出了TySOM产品线，包括SoC FPGA开发板和扩展硬件。

  后续影响

  TySOM将Aldec的产品扩展到嵌入式应用，如物联网、汽车辅助系统和工业视觉。

  来源

• 2012

  进入高容量SoC和ASIC原型设计战略

  背景

  工程团队需要在生产实现之前在硬件中验证更大的ASIC和SoC设计。

  采取的行动

  Aldec推出了HES-7，一种基于FPGA的ASIC原型设计解决方案。

  后续影响

  该产品将Aldec的角色从HDL仿真和分析扩展到更大规模的硬件原型设计。

  来源

• 2001

  从仿真软件扩展到硬件辅助验证战略

  背景

  大型且日益复杂的数字设计给提高仿真速度和更接近最终硬件环境测试设计带来了压力。

  采取的行动

  Aldec增加了HES硬件仿真平台，用于加速、仿真和增量原型设计。

  后续影响

  这一举措确立了硬件辅助验证和原型设计作为Aldec产品组合的持续组成部分，后来包括HES-7和相关解决方案。

  来源

• 1997

  转向以HDL为中心的FPGA开发战略

  背景

  VHDL和Verilog的日益普及创造了对围绕硬件描述语言而非仅原理图和网表输入组织的开发环境的需求。

  采取的行动

  Aldec推出了Active-VHDL，随后增加了Verilog支持，并将更广泛的产品更名为Active-HDL。

  后续影响

  Active-HDL成为公司主要的集成FPGA设计和验证环境，并在后续几年中继续作为其产品组合的一部分。

  来源

1. 1Aldecen.wikipedia.org